Intel подтверждает поддержку AVX-512 процессорами Cannon Lake
На днях компания Intel выложила актуальную версию руководства для программистов по работе с расширенным набором инструкций AVX-512. Ожидалось, что блоки для обработки целочисленных значений и значений с плавающей запятой с поддержкой 512-бит команд появятся в составе процессоров Intel 14-нм поколения Skylake. Потом появились сведения о том, что в поколении Skylake поддержка AVX-512 будет только в составе серверных процессоров Intel Xeon и ускорителей расчётов Xeon Phi (в 14-нм поколении ускорителей Knights Landing). В составе ускорителей Knights Landing обещана поддержка большего набора расширений AVX-512, чем в случае процессоров Xeon общего назначения. Это объясняется тем, что расширенный набор инструкций AVX-512 нацелен на развитие параллелизма в расчётах, что на данном этапе проще реализовать (и с лучшей отдачей) в ускорителях вычислений.
Выход Skylake-EP, напомним, ожидается во второй половине 2017 года.
Также во второй половине 2017 года появятся первые 10-нм процессоры компании Intel, с которыми мы сегодня знакомы по кодовому имени Cannon Lake. В свежем документе Intel для программистов авторы сайта ComputerBase.de обнаружили, что клиентские процессоры Cannon Lake также будут поддерживать AVX-512. Как минимум речь идёт о расширениях AVX512IFMA, AVX512VBMI, SHA и UMPI. Всё вместе указывает на то, что в конце 2017 года можно ожидать широкую поддержку AVX-512 со стороны программистов. Для клиентского применения использование AVX-512 будет означать, что обработка массивных мультимедийных данных будет проходить с меньшей нагрузкой на процессор. Точнее, работа с использованием аппаратных ресурсов, совместимых с AVX-512, будет максимально эффективна. На этих задачах потребление снизится, а производительность вырастет.